В мире
Самое читаемое на сайте
Последние новости
Новости: 19.02.18Выбор и выгодный заказ могильной плиты 30.11.17 Когда необходим проект ПНООЛР? 11.09.17 Преимущества использования тепловентиляторов 14.08.17 Посредничество в получении кредита 17.06.17 Немного об автобусных турах 17.05.17 Как ухаживать за робот-пылесосом? 04.05.17 Печать рекламы на пакетах: достоинства 29.04.17 Профлист: особенности и достоинства 26.04.17 Запчасти редуктора по привлекательным ценам 17.04.17 Чистый воздух в собственном доме Календарь новостей
|
ВНИМАНИЕ!!!
УВАЖАЕМЫЕ ПОЛЬЗОВАТЕЛИ!!!
Сайт поменял владельца и на нём грядут большие перемены.
Убедительная просьба не пользоваться покупкой рефератов через смс.
ДАННЫЙ СЕРВИС БОЛЬШЕ НЕ РАБОТАЕТ
Стоит вопрос об его удалении, дабы сделать рефераты бесплатными. Извините за неудобство и спасибо за понимание
Поиск реферата
Реферат, курсовая, контрольная, доклад на тему: Электротехника и основы электроникиМинистерство общего и профессионального образования Российской Федерации Санкт-Петербургская государственная академия холода и пищевых технологий Кафедра электротехники ОСНОВЫ ЦИФРОВОЙ ЭЛЕКТРОНИКИ Методические указания для самостоятельного изучения дисциплины ''Электротехника и основы электроники'' для студентов всех специальностей Санкт-Петербург 1999 УДК 621.3
цифровой электроники: Метод. указания для сомостоятельного изучения дисциплины '' Электротехника и основы электроники '' для студентов всех спец. - СПб.: СПбГАХПТ , 1999. - 41 с. Содержит основные сведения о современной элементарной базе цифровых электронных схем. Ил. – 25 , табл . – 7 , библиогр. – 10 назв. Рецензент Одобрены к изданию советом факультета техники пищевых производств © Санкт-Петербургская государственная академия холода и пищевых технологий, 1999 ВВЕДЕНИЕ Любая электронная схема от простейшего выпрямителя до сложней-
шей ЭВМ предназначена для обработки электрического сигнала: усиление В аналоговых устройствах используются переменные, изменяющие свое значение в определенном диапазоне значений между верхним и ниж-ним пределами. Это естественно, когда обрабатываемые сигналы являются непрерывными по своей природе или представляют собой непрерывно изменяющиеся напряжения, поступающие от измерительных приборов (например, от устройств для измерения температуры, давления, влажности и т.п.). Пример аналогового сигнала U (t) приведен на рис. 1,а. Однако входной сигнал по своей природе может быть и дискретным, например, импульсы в детекторе частиц или ''биты'' информации, поступаю- щие от ключа, клавиатуры или ЭВМ. В подобных случаях удобно использо-вать цифровую электронику, т.е. схемы, которые имеют дело с информацией, представленной в виде ''единиц'' и ''нулей''. Цифровые переменные имеют только два уровня, (рис. 1,б). Эти уровни напряжения называют верхним и нижним, или обозначают терминами ''истина'' и ''ложь'', которые связаны с булевой логикой, или ''включено'' и ''выключено'', которые отражают состояние релейной системы, а чаще ''нулем'' и ''единицей''. Благодаря высокой эффективности цифровые методы широко используются для передачи, отбора и запоминания информации, даже в тех случаях, когда входные и выходные данные имеют непрерывную или анало- говую форму. В этом случае информацию необходимо преобразовывать при помощи цифро- аналоговых (ЦАП) и аналогово-цифровых преобразователей (АЦП). а б верхний предел высокий уровень нижний предел низкий уровень а –аналоговый сигнал; б –цифровой сигнал; ЦИФРОВЫЕ ИНТЕГРАЛЬНЫЕ МИКРОСХЕМЫ Интегральная микросхема – это микроэлектронное изделие выпол- няющее определенную функцию преобразования и обработки сигнала и имеющее не менее пяти элементов (транзисторов, диодов, резисторов, кон- денсаторов), которые нераздельно связаны и электрически соединены между собой так, что устройство рассматривается как единое целое. Высокая надежность и качество в сочетании с малыми размерами, массой и низкой стоимостью интегральных микросхем обеспечили их широ- кое применение во многих отраслях народного хозяйства. По конструктивно-технологическим признакам различают пленочные, полупроводниковые и гибридные микросхемы. Пленочные микросхемы изготавливают посредством послойного
нанесения на диэлектрическое основание (подложку) пленок различных
материалов с одновременным формированием транзисторов, диодов и т.п. Полупроводниковая интегральная микросхема – это интегральная микросхема, все элементы и межэлектродные соединения которой выполне- ны в объеме и на поверхности проводника (рис. 2 а,б). При изготовлении полупроводниковых интегральных микросхем обычно используют планарную технологию. Активные и пассивные элементы полупроводниковой интегральной
микросхемы избирательно формируют в одном монокристалле полупровод- ника. В интегральной микросхеме не всегда можно указать границу между отдельными элементами. Например, вывод конденсатора может одновре-менно являться электродом конденсатора. Из-за малых межэлектродных расстояний и наличия общего для всех элементов схемы кристалла (подлож-ки) в микросхемах создаются достаточно сложные паразитные связи, а так же появляются паразитные элементы, которые, как правило, ухудшают все парараметры микросхемы, как функционального узла радиоэлектронной аппаратуры. а б в Рис. 2 а – эквивалентная схема; б – структура полупроводниковой интегральной микросхемы; в – структура гибридной интегральной микросхемы; Гибридная интегральная микросхема – это интегральная микросхема пассивные элементы которой выполнены посредством нанесения различных пленок на поверхность диэлектрической подложки из стекла, керамики или ситалла, а активные элементы – навесные полупроводниковые приборы без корпусов (рис. 2,в). Гибридные интегральные микросхемы позволяют использовать пре- имущества пленочной технологии в сочетании с полупроводниковой тех- нологией. Полупроводниковая интегральная микросхема может быть изготов-
лена по совмещенной технологии – активные элементы выполнены в объеме
полупроводникового монокристалла, а пассивные элементы – на защищен-ной 1.1. Основные параметры интегральных микросхем Плотность упаковки – это число элементов электронной схемы в одном кубическом сантиметре объема интегральной микросхемы. Степень интеграции x определяется количеством элементов n, вхо- дящих в состав интегральной микросхемы. x = lg n Микросхема 1 степени интеграции содержит до 10 элементов (мало-
масштабная интегральная схема – мис). Микросхема 2 степени интеграции Таблица 1 |Уровень |Количество | Параметры функционального | 1.2. Серии и семейства серий интегральных схем Серия – это комплект из нескольких типов интегральных схем, имею- щих единое конструктивно-технологическое исполнение и предназначен- ных для совместного применения в аппаратуре. Интегральные схемы, входя- щие в серию, имеют единые эксплутационные показатели и используются как совместимые наборы деталей, пригодные для создания электронной ап- паратуры любой степени сложности. Серии интегральных схем, совместимые друг с другом по логическим уровням, условиям эксплуатации и конструктивным показателям, могут образовывать семейства серий интегральных схем. 2. ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ Логические и запоминающие элементы составляют основу устройств
цифровой обработки информации – вычислительных машин, цифровых
измерительных приборов и устройств автоматики. Логические элементы
выполняют простейшие логические операции над цифровой информацией:
преобразуют по определенным правилам входную информацию в выход-ную. Обработка цифровой информации логическими элементами произво- дится по законам и правилам алгебры логики, разработанной в XIX веке английским ученым Дж. Булем. Логические преобразования двоичных сигналов включают три
элементарные операции: F=x1+x2+…+xn F= x1 · x2·…·xn F= x Определение этих операций дается с помощью таблиц истинности, содержащих перечисление всех возможных сочетаний (наборов) входных переменных (входных слов). Каждая простая логическая функция может быть технически реализо- вана простыми элементами, к которым относятся элементы И, ИЛИ, НЕ и их комбинации. На рис. 3 приведены условные обозначения логических элементов и таблицы истинности. Из простых элементов можно составить сколь угодно сложные логи- ческие устройства, например, счетчики импульсов, регистры, сумматоры, блоки памяти и т.п. На практике применяют комбинированные элементы, реализующие две логические операции, например, элементы И-НЕ и ИЛИ-НЕ. Они назы-ваются функционально полными, т.к. позволяют реализовать любую логи-ческую функцию. Например, имея набор элементов И-НЕ можно построить схему ИЛИ.
Рис. 3 Элемент И-НЕ (штрих Щеффера) выполняет операцию ___________ F= x1 · x2 · x3 ·…· xn Элемент ИЛИ-НЕ (стрелка Пирса) выполняет операцию _____________ F=x1+x2+ x3+…+xn Примеры использования функционально полных элементов сведены в таблице 2, где показано, как набором элементов И/-НЕ можно реализовы- вать функции И, ИЛИ, НЕ. Таблица 2
Реализация логических устройств на базе комбинированных элементов упрощает компановку и ремонт устройств. 3. СХЕМНЫЕ РЕАЛИЗАЦИИ ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ Основой для построения узлов импульсной и цифровой техники служат полупроводниковые ключевые схемы. Ключевая схема (ключ) позволяет подключать нагрузку к источнику или отключать ее и таким образом коммутировать ток в нагрузке. В качестве электронных ключей применяют диоды, транзисторы, тиристоры и некоторые другие электронные приборы. 3.1. Ключевой режим работы биполярного транзистора Простейший транзисторный ключ – каскад на биполярном транзисто- ре, включенный по схеме с общим эмиттером, представлен на рис. 4. Выход- ное сопротивление транзистора по постоянному току со стороны электродов коллектор-эмиттер может изменяться в широких пределах в зависимости от положения рабочей точки на вольт-амперной характеристике (рис. 5). Рис. 4 Рис. 5 Точка 1 на рис. 5 соответствует режиму отсечки (состояние Точка 2 (состояние ''включено'') соответствует режиму насыщения. Для переключения транзистора из режима отсечки в режим насыще- ния необходимо обеспечить определенный ток базы IБ'', для чего на эмит- терный переход требуется подать соответствующее этому току напряжение VБЭ. Важнейшим показателем работы электронных ключей является их быстродействие, которое определяется скоростью протекания переходных процессов при переключении. Мгновенное переключение транзисторного ключа невозможно из-за инерционности свойств транзисторов, а также наличия паразитных реактивных элементов схемы и проводников. Рис. 6 Переход транзистора из одного стационарного состояния в другое происходит с задержками времени tВКЛ и tВЫКЛ (рис. 6). Длительность фронта включения tВКЛ зависит от времени распространения носителей от эмиттера через базу к коллектору и значения коллекторной емкости. Это время уменьшается при увеличении тока базы. Задержка выключения tВЫКЛ связана с тем, что под действием выклю- чающего сигнала происходит рассасывание заряда, накопившегося в базе при насыщении транзистора. Таким образом, быстродействие транзисторного ключа зависит от частотных свойств используемого транзистора и параметров импульса базового тока. Порядок величин задержек составляет от долей единицы до микросекунд. Ключевые схемы широко используются в устройствах, оперирующих с
информацией, представленной в цифровой форме. В частности, их
применяют в элементах, выполняющих простейшие логические операции. В логических устройствах сигнал может принимать только два значения: логического нуля и логической единицы. Если логической единице соответствует высокий потенциальный уровень, а логическому нулю – низкий, такую логику называют положительной (позитивной). В противном случае логика называется отрицательной (негативной). Интегральные логические элементы изготавливаются в основном для работы в позитивной логике. Рассмотренный нами простейший транзисторный ключ выполняет логическую операцию отрицания (операцию НЕ). Высокому уровню напряжения на входе ключа (''1'') соответствует низкий уровень напряжения на его выходе (''0''), и наоборот. В совокупности с другими элементами транзисторные ключи могут реализовать более сложные функции. 3.2. Транзисторно-транзисторная логика (ТТЛ) Простейшая ключевая схема имеет один управляющий вход и один выход. В общем случае число входов и выходов может быть больше. На рис.7 приведена схема логического элемента И-НЕ, построенная на основе транзисторного ключа. В состав элемента входит ключевая схема на транзисторе VT2. Управление схемой производится с помощью многоэмит-терного транзистора VT1. Многоэмиттерный транзистор разработан специ- ально для микроминиатюрных логических устройств. На его входах (эмиттеры) могут подаваться сигналы высокого (''1'') либо низкого (''0'') уровня. Рассмотрим принцип работы схемы. Если на все входы (в данном случае на три) подан высокий положительный потенциал ( x1=x2=x3=1), Рис. 7 транзистор VT1 закрывается, потенциал коллектора VT1 близок к напряжению При наличии на одном из входов логического нуля, например, x1=0, 3. Логические элементы на основе полевых транзисторов 1. МОП-транзисторная логика на ключах одного типа проводимости Одним из основных достоинств полевых транзисторов с изолирован- ным затвором (МОП-транзисторов) по сравнению с биполярным является более высокая технологичность и возможность изготовления на одной под-ложке большого числа приборов с идентичными параметрами. Кроме того, полевые транзисторы имеют очень высокое входное сопротивление и практически не потребляют мощности по входной (затворной) цепи. Если логические элементы на базе полевых транзисторов выполнены по интегральной технологии, то в качестве нагрузки ключевого транзистора с точки зрения упрощения технологии оказывается более выгодным исполь-зовать не резистор, а второй МОП-транзистор, у которого затвор и исток замкнуты. Транзисторы пМОП-типа являются в 2-3 раза более быстродействую- щими по сравнению с транзисторами рМОП-типа и требуют меньшей пло-щади полупроводниковой поверхности, существенно более экономичны и поэтому часто используются в микромощных БИС. На рис. 8 представлен инвертор на МОП-транзисторах с п-каналом и использованным затвором. Нагрузкой инвертора в этой схеме служит тран- зистор VT1, затвор которого соединен с источником положительного напря- Рис. 8 жения. Поскольку вольт-амперная характеристика транзисторов нелинейна, то и выходное сопротивление при переключении изменяется нелинейно. По этой причине данная схема получила название ключа с нелинейной нагрузкой. Транзистор VT2 называется активным (управляющим). При низком входном потенциале (логический ''0'' на входе) транзистор VT2 закрыт, ток -9 -10 стока IС=10 – 10 А и менее, VВЫХ ( EК (логическая ''1'' на выходе). Когда на входе высокий потенциал (логическая ''1'' на входе),
транзис-тор VT2 отпирается, сопротивление канала резко падает и VВЫХ ( 0 3.3.2. МОП-транзисторная логика на комплиментарных транзисторах (КМОП-логика) В основу построения данной логики положен комплиментарный транзисторный ключ, состоящий из последовательно соединенных полевых транзисторов с разным типом проводимости канала (рис. 9). В такой схеме коммутируются оба транзистора одновременно, так как затворы их соедине-ны, т.е. на оба затвора поступает управляющий сигнал. Рис. 9 При низком уровне входного сигнала открыт транзистор VT2 с р- каналом, а транзистор VT1 с п-каналом закрыт. При этом выходное напряже- ние снимаемое со стоков обоих транзисторов, примерно равно ЕО. При высоком уровне входного сигнала открыт транзистор VT1, а тран- зистор VT2 закрыт, т.е. выходное напряжение близко к нулю. Схема реали-зует логическую функцию НЕ. Основным достоинством этой схемы по сравнению с предыдущей
является то, что в статическом состоянии один из транзисторов всегда зак-
рыт, и поэтому мощность, потребляемая от источника питания, очень мала. Недостатки схем на комплиментарных транзисторах – большое число элементов в логических схемах, усложнение технологии их изготовления, что приводит к увеличению площади кристалла и стоимости изготовления по сравнению с интегральными схемами на однородных МОП-транзисторах. 3.4. Эмитеррно-связанная логика (ЭСЛ) В логических элементах ЭСЛ в качестве ключа применяют транзисторные переключатели тока, производящие переключение тока от одной нагрузки к другой (рис. 10). Рис. 10 Принцип работы переключателя тока аналогичен принципу работы дифференциального усилительного каскада в режиме ограничения амплиту-ды выходного сигнала. На базу транзистора VT2 дифференциального усили-теля подается напряжение смещение ЕСМ, а а переключение тока IО генерато-ра тока с транзистора VT1 на транзистор VT2 происходит за счет подачи на базу транзистора VT1 управляющего сигнала от внешнего источника. Для надежного переключения транзисторов достаточно изменения уровня вход-ного управляющего сигнала примерно на 0,5 ( 0,6 В. Глубокая отрицательная обратная связь по току в схеме дифферен- циального каскада обусловливает то обстоятельство, что коллекторный ток каждого из транзисторов не может превысить ток генератора тока в эмиттер- ной цепи транзисторов. Выбором элементов схемы можно добиться выпол-нения условия IО < IК.НАС, поэтому транзисторы не переходят в режим насыще-ния и при переключении остаются в активном режиме. Эта особенность в сочетании с хорошими частотными свойствами транзисторов и самой схемы переключателей тока определяет ее высокое быстродействие. Время переключения таких схем может быть порядка нескольких наносекунд. Связь между транзисторами в переключателе тока осуществляется через генератор тока, включенный в неразветвленную цепь эмиттеров транзисторов. Это обстоятельство обуславливает название логических элементов, построенных на рассмотренном типе ключа, – эмитеррно-связанная логика. Рассматриваемая схема имеет два выхода: F1 и F2. На выходе F2 фик-сируется результат операции эквивалентности F2 = x, а на выходе F1 – опера-ции НЕ F1 = x. Когда на логическом входе действует напряжение логической едини- цы (x = 1), транзистор VT1 открывается, а VT2 – запирается. При этом на логическом выходе F2 имеем логическую единицу (F2 =1), а на выходе F1 – логический ноль (F1 =0). Если напряжение на входе элемента становится равным напряжению
логического ноля (x=0), транзистор VT1 закрывается, а транзистор VT2
открывается. В этом случае на логическом выходе F1 имеем логическую единицу 3.5. Интегральная инжекционная логика (ИІЛ-логика) Схемы ИІЛ выпускаются только в интегральном исполнении. ИІЛ- схемы работают с весьма малыми перепадами логических уровней и требуют минимальной площади поверхности полупродниковой подложки. Показатель степени ''два'' в обозначении указывает на то, что транзистор, осуществляющий питание (инжектор), работает в режиме двойной инжекции. На рис. 11 изображен инвертор, выполненный в интегральной инжекционной логике. Питание ИІЛ-схем осуществляется от источника тока через p-n-p-переход транзисторов VTП, имеющих общую эмиттерную p-область, называемую инжектором. Транзисторы VTП имеют продольную структуру, причем p- область базы транзистора VTП физически совмещена с эмиттерной p-областью транзистора VT. Рис. 11 Изменение значений переменной X на входе изменяет путь тока
инжекции IП = ?U?I. При X=1, соответствующей высокому потенциалу на входе,
ток IП поступает на базу транзистора VT, вызывая его насыщение. На выходе
устанавливается низкий потенциал, соответствующий логическому ''0'': F =0. Параметры логических элементов
Pср = 0,5(Pє + P№), где Pє – мощность потребляемая логическим элементом, находящимся в состоянии ''0'', P№ – в состоянии ''1''. При возрастании частоты переключений элемента потребляемая мощность может существенно возрасти. Коэффициент объединения по входу Коб – определяет максимальное
число входов логического элемента. Основные логические элементы имеют Коб = Коэффициент разветвления по выходу (нагрузочная способность) Быстродействие – характеризуется временем задержки распрастране- ния сигнала и определяет быстроту реакции логического элемента при воздействии входного напряжения. Помехоустойчивость – характеризует невосприимчивость логических
элементов к изменению своих состояний под воздействием напряжения помех. В таблице 3 приведены основные параметры цифровых логических элементов различных типов. Таблица 3
3. ТРИГГЕРЫ Триггером называют устройство, обладающее двумя состояниями устойчивого равновесия и способное скачком переходить из одного состоя-ния в другое. Триггеры являются базовыми элементами при построении счетчиков, регистров, дешифраторов и других устройств импульсной техники. Характерной особенностью триггеров является способность
сохранять двоичную информацию (состояние ''0'' или ''1'') после окончания
действия входных импульсов. Это свойство обусловлено тем, что факторами,
опре-деляющими состояние триггера, являются не только внешние управляющие
сигналы, но и внутренние сигналы самого триггера (сигналы обратной связи). В интегральной минросхемотехнике триггеры выполняют либо на основе логических интегральных элементов, либо как завершенный функциональный элемент в виде микросхемы. Триггеры можно классифицировать по функциональному признаку и способу управления. По функциональному признаку различают триггеры R, S, D, T, J-K и других типов. По способу управления различают асинхронные и тактируемые. В асинхронных триггерах переключение из одного состояния в другое осуществляется непосредственно с поступлением сигнала на информацион-ный вход. В тактируемых триггерах кроме информационных входов имеется вход тактовых импульсов. Переключение происходит только при наличии разрешающего, тактирующего импульса. 4.1. R-S-триггер Асинхронный R-S-триггер представляет собой устройство, которое
составляет основу всех остальных типов триггеров. Название происходит от
двух английских слов – ''set-reset'' (''устанавливать-сбрасывать''). Схема Схема имеет два входа: S и R, и два выхода: прямой Q и инверсный а б Рис. 12 а – условное графическое обозначение асинхронного R-S-триггера; б – схема R-S-триггера; на выходе Q – нуль. При подаче сигнала на вход триггер должен устанавли-
ваться в состояние логической единицы на входе Q и логического нуля на
выходе Q. При подаче сигнала на вход R триггер устанавливается в исход-ное
состояние: логический нуль – на выходе Q и логическая единица – на выходе Для R-S-триггера комбинация на входе ''R = 1, S = 1'' является запрещенной. Работа асинхронного R-S-триггера однозначно описывается таблицей истинности (табл. 4). Таблица 4
Для R-S-триггера на элементах И-НЕ входы R и S будут инверсные по сравнению со схемой рис. 12. Синхронный R-S-триггер имеет три входа. Два из них логические:
вход S является входом установки триггера в единицу, вход R является входом
установки триггера в ноль (сброса). Третий вход С в синхронных системах
служит для приема тактовых импульсов и не имеет логического значения. Рис. 13 4.2. Д-триггер Для приема информации по одному входу используют Д-триггеры. На рис. 14 приведено условное графическое обозначение Д-триггера. Из табли- цы истинности Д-триггера (табл. 5) следует, что логическое значение пере- менной в такте n+1 совпадает со значением входной переменной в предшествующем такте n. Таблица 5 | | Такт n | Такт n+1 | На рис.15 приведена схема Д-триггера на элементах И-НЕ. Д-
триггер переходит в состояние ''1'' (Q=1), если в момент прихода
синхронизирующе- го сигнала (C=1) на его информационном входе сигнал ''1''. Действительно, при Д=1, C=1 на выходе S элемента ДД1 сигнал При Д=0, S=1 и не зависимо от C Q=0. Рис. 15 3. T – триггер T – триггер, или счетный триггер, используется для построения двоичных счетчиков. Асинхронный T – триггер переходит в противоположное состояние при соответствующем логическом переходе на его T-входе. Условное графическое обозначение асинхронного триггера приведено на рис. 16,а. Синхронный T – триггер переходит в противоположное состояние при соответствующем логическом уровне на его входе и при наличии единицы на его синхронизирующем входе. а б Рис. 16 а – условное графическое обозначение асинхронного T- триггера, б – схема асинхронного T- триггера. Функционирование T-триггера определяется табл. 6. Таблица 6 | | | Схема асинхронного T-триггера приведена на рис. 16,б. Он состоит из R – S-триггера и логических схем на его входах. Переход напряжения на входе T воздействует на две схемы U. Однако сигнал на выходе будет появляться только у той схемы U, на второй вход которой также подана логическая единица с выходов триггеров Q или Q. Так как только на одном из выходов R – S-триггера может быть логическая единица, срабатывает одна из схем U, сигнал с которой поступит на один из входов R – S-триггера и изменит его состояние. При этом изменятся логические уровни на выходах триггера Q и Q и подключится другая схема U. С приходом следующего перепада напряжения на входе T эта схема U срабатывает и возвращает триггер в исходное состояние. Таким образом, с приходом каждого последующего сигнала на вход T – триггер изменяет состояние на противо-положное. Из временной диаграммы (рис. 17) следует, что частота выходных импульсов в два раза меньше частоты перепадов на входе T. Свойство деления частоты входных логических воздействий на два позволя-ет использовать T-триггер для построения двоичных счетчиков. При этом T-триггеры соединяются последовательно. Рис. 17 4.4. JK – триггер JK – триггеры являются универсальными и получили наибольшее
распространение в системах интегральных логических элементов. Условное графическое обозначение JK – триггера приведено на рис. 18. а б в Рис. 18 а – условное обозначение JK-триггера; б – схема Д-триггера на основе JK- триггера; в – схема T-триггера на основе JK-триггера. Триггер этого типа является усовершенствованным вариантом двухвходного триггера. Как видно из табл. 7, в отличие от RS-триггера состояние J=1, K=1 является допустимым. Таблица 7 | Такт n | Такт | Используя вход J как вход S, а K как R, реализуют синхронный RS-
триггер, особенность которого состоит в том, что при комбинации S=R=1,
запрещенной для обычного JK-триггера, он переключается на каждый
синхронизирующий сигнал. Добавлением инвертора на входе JK-триггера
получают Д-триггер (рис. 18,б). Соединяя входы JK-триггера по схеме на рис. 4. ЦИФРОВЫЕ СЧЕТЧИКИ ИМПУЛЬСОВ В устройствах цифровой обработки информации измеряемый пара-метр Цифровым счетчиком импульсов называют устройство, реализующее счет числа входных импульсов и фиксирующее это число в каком-либо коде. Интерес к таким устройствам объясняется их высокой точностью, а также возможностью осуществления связи с ЭВМ. В зависимости от способа реализации счета счетчики
подразделяются на суммирующие (прямого счета), вычитающие (обратного счета)
и ревер-сивные. В суммирующем счетчике при поступлении каждого входного сиг-
нала код увеличивается на единицу, а в вычитающем – уменьшается. Основными характеристиками счетчика являются модуль счета, или коэффициент пересчета Kсч =2?, где n – разрядность счетчика или количество триггеров в нем и быстродействие. Модуль счета характеризует число устойчивых состояний счетчика, т.е. максимальное число входных сигналов, которое может быть сосчитано счетчиком. Например, в четырехразрядном счетчике Kсч =2 =16, счетчик будет иметь 16 устойчивых состояний. При этом каждый 16-й входной сигнал устанавливает счетчик в исходное состояние. Наибольшее распространение получили счетчики на T – и JK – триг- герах. Рассмотрим простейшую схему двоичного суммирующего счетчика с непосредственной связью. На рис. 19 приведена схема четырехразрядного Рис. 19 счетчика, построенного на JK- триггерах. Основным узлом двоичного счетчика является триггер со счетным запуском. Счетные импульсы подаются на вход первого триггера. Счетные входы поступающих триггеров непосредственно связаны с инверсными выходами предыдущих. Работу схемы иллюстрируют временные диаграммы на рис. 20. Перед поступлением счетных импульсов все разряды счетчика устанавливаются в состояние ''0'' (Q1= Q2= Q3= Q4=0) подачей сигнала ''Установка 0''. В счетчике устанавливается код 0000. При поступлении на вход первого импульса триггер ДS1 устанавливается в единичное состояние, в счетчике устанавливается код 0001. Рис. 20 При поступлении второго входного импульса первый триггер устанавливается в нулевое состояние, а триггер ДS2 положенным перепадом напряжения с выхода Q первого триггера устанавливается в единичное состояние. В счетчике код 0010. Так счет в счетчике будет продолжаться до тех пор, пока счетчик не отсчитает максимально возможное для его разрядности число 1111. Шестнадцатый входной сигнал переведет счетчик в исходное нулевое состояние. Счетчики с последовательным переносом отличаются простотой, но обладают невысоким быстродействием. 5. РЕГИСТРЫ Регистрами называются функциональные узлы, предназначенные для
приема, хранения, передачи и преобразования информации. Регистры являются
наиболее распространенным типом последовательных узлов в современных ЭВМ. 6.1. Параллельные регистры В параллельных регистрах запись двоичного числа осуществляется параллельным кодом, т.е. во все разряды регистра одновременно. Их функции сводятся к приему, хранению и передаче информации (двоичного числа). В связи с этим параллельные регистры часто называют регистрами памяти. Параллельный N – разрядный регистр состоит из N – триггеров,
каждый из которых имеет число входов, соответствующее количеству источников
информации. Если источник цифровой информации один, то каждый триггер имеет
один вход. При двух и трех параллельных каналах информации триггер разряда
выполняется на два и три входа. Запись цифровой информации осуществляется
по цепи управления регистром. Принцип построения параллельных регистров
иллюстрируется структурной схемой на рис. 21 при одном канале
четырехразрядной цифровой информа-ции. ДS1 – триггер младшего разряда, ДS4 Перед записью двоичного числа все триггеры устанавливают в состояние ''0'' подачей импульса по входу ''Установка 0''. Для записи в регистр входной информации подают импульс записи, открывающий входные элементы И. Код входного числа записывается в регистр. Если, например, на входе присутствует код 1011, соответствующий числу 11, то это же число будет записано в регистр. По окончании операции записи информация, записанная в регистр сохраняется, несмотря на то что входная информация (число) может изменяться. Для считывания информации подают импульс по входу ''Считыва- ние''. На выходные шины регистра передается код числа, записанного в регистр. При этом число, записанное в регистр, сохраняется. Для получения новой информации описанные операции повторяются. Рис. 21 6.2. Последовательные регистры Последовательные регистры (регистры сдвига) характеризуются
записью числа последовательным кодом. Регистр состоит из последователь-но
соединенных двоичных ячеек памяти, состояние которых передается Частота следования тактовых импульсов обычно неизменна. На рис. а б Рис. 22 При таком расположении разрядов запись числа в регистр производит-ся, начиная с его старшего разряда. При обратном расположении разрядов в регистре запись числа должна начинаться с младшего разряда. Тактовые импульсы подаются на все триггеры ячеек одновременно. Операция считывания информации из последовательного регистра может быть проведена в параллельном или последовательном коде. Для передачи информации в параллельном коде используют выходы разрядов регистра. Таким образом, последовательный регистр позволяет осуществить операцию преобразования последовательного кода в параллельный. Считывание информации в последовательном коде реализуется подачей серии тактовых импульсов. В последовательном регистре записанное число может быть сдвинуто тактовыми импульсами на один или несколько (К) разрядов. Операции сдви-га соответствует умножение числа на 2 . Например, сдвиг кода 0010 (число 2) на один разряд дает код 0100 (число 4), на два разряда – код 1000 (8). Регистры, выпускаемые промышленностью в виде отдельных микро-
схем, имеют условное обозначение в электронных схемах в виде
прямоугольника рис. 23. 8. Цифровые и аналоговые микросхемы: Справочник / С.В. 9. Алексеенко А.Г. Основы микросхемотехники. Элементы морфологии
микроэлектронной аппаратуры. Изд. 2-е перераб. и доп.- М.: Сов. радио, 10. Алексеенко А.Г. Современная микросхемотехника.- М.: Энергия.- Содержание ВВЕДЕНИЕ……………………………………………...……...……3 1. ЦИФРОВЫЕ ИНТЕГРАЛЬНЫЕ МИКРОСХЕМЫ……………….4 2. ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ……………………………………….8 3. СХЕМЫ РЕАЛИЗАЦИИ ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ……….11 3.1. Ключевой режим работы биполярного транзистора………11 3.2. Транзисторно-транзисторная логика……………………….13 3.3. Логические элементы на основе полевых транзисторов….14 3.3.1. МОП-транзисторная логика на ключах одного типа про- водимости…………………………………………………….14 3.3.2. МОП-транзисторная логика на комплиментарных транзисто- рах (КМОП-логика)………………………………………….15 3.4. Эмиттерно-связанная логика………………………………...16 3.5. Интегральная инжекционная логика (ИІЛ-логика)………..18 4. ТРИГГЕРЫ………………………………………………………….22 1. RS-триггер……………………………………………………22 2. Д-триггер……………………………………………………..24 3. Т-триггер……………………………………………………..25 4. JK-триггер……………………………………………………27 5. ЦИФРОВЫЕ СЧЕТЧИКИ ИМПУЛЬСОВ……………………….30 6. РЕГИСТРЫ…………………………………………………………32 1. Параллельные регистры……………………………………32 2. Последовательные регистры……………………………….33 7. МИКРОПРОЦЕССОРЫ………………………...…………………36 Список литературы……………………….…………………..……39 |Евстигнеев Анатолий Николаевич | Кузьмина Татьяна Георгиевна Новотельнова Анна Владимировна ОСНОВЫ ЦИФРОВОЙ ЭЛЕКТРОНИКИ Методические указания для самостоятельного изучения дисциплины ''Электротехника и электроника'' для студентов всех специальностей Редактор Корректор ЛР №020414 от 12.02.97 Печать офсетная. Усл. печ. л. Печ. л. Тираж 500 экз. Заказ № . С СПбГАХПТ 191002, Санкт-Петербург, ул. Ломоносова, 9 ИПЦ СПбГАХПТ. 191002, Санкт-Петербург, ул. Ломоносова, 9
Рекомендуем
23.08.10 Томас Кук: путешествие без риска
23.08.10 Авокадо это...?
|
Поиск по сайту
Рекомендуем
Подписка на новости
Нас считают
Онлайн
Ваш IP: 52.23.192.92
Сейчас на сайте
![]() ![]() |